DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2004 EPO. All rts. reserv.

18033088

Basic Patent (No, Kind, Date): US 20020113760 AA 20020822 <No. of Patents: 002>

Light emitting device and electronic device (English)

Patent Assignee: SEMICONDUCTOR ENERGY LAB (US)

Author (Inventor): KIMURA HAJIME (JP)

National Class: *345082000;

IPC: *G09G-003/32;

Language of Document: English

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 2002323873 A2 20021108 JP 200240963 A 20020219 US 20020113760 AA 20020822 US 79072 A 20020220 (BASIC)

Priority Data (No,Kind,Date):

JP 200240963 A 20020219

JP 200144367 A 20010221

DIALOG(R)File 347:JAPIO

(c) 2004 JPO & JAPIO, All rts, reserv.

07455358

LIGHT EMISSION DEVICE AND ELECTRONIC EQUIPMENT

PUB. NO.:

2002-323873 [JP 2002323873 A] PUBLISHED: November 08, 2002 (20021108)

INVENTOR(s): KIMURA HAJIME

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD

APPL, NO.:

2002-040963 [JP 200240963] FILED: February 19, 2002 (20020219)

Image available

PRIORITY:

2001-044367 [JP 200144367], JP (Japan), February 21, 2001

(20010221)

INTL CLASS: G09G-003/30: G09G-003/20: H05B-033/14

ABSTRACT

PROBLEM TO BE SOLVED: To provide a light emission device capable of displaying a beautiful picture by preventing the light emission of an OLED(organic light emitting diode) due to the OFF current of a TFT(thin film transistor) for drive and suppressing the reduction of the contrast of the picture.

SOLUTION: In this device, a wiring (which is hereinafter referred to as a discharge wiring) which is held at a prescribed potential is provided and the OFF current of the TFT for drive is made so as to be made to not flow through the OLED but to flow through the discharge wiring. Moreover, a TFT (which is hereinafter referred to as a TFT for discharge) such as to be turned ON conversely when the TFT for drive is turned OFF is provided in each pixel and one side of the source region and the drain region of the TFT for discharge is connected to a pixel electrode and the other side is connected to the discharge wiring. By this constitution, when the TFT for drive is turned OFF, the TFT for discharge is turned ON and the OFF current of the TFT for drive is made to flow more positively through the discharge wiring than through the OLED.

(12)公開特許公報 (A)

(11)特許出願公開番号 特開2002-323873

(P2002-323873A) (43)公開日 平成14年11月8日(2002.11.8)


(51) Int. C1. 7	識別記号	F I デーマコード (参考
G09G 3/30		G09G 3/30 J 3K007
3/20	611	3/20 611 D 5C080
	624	624 B
	642	642 D
H05B 33/14		H05B 33/14 A
		審査請求 未請求 請求項の数20 〇L (全30頁)
(21)出願番号	特顧2002-40963 (P 2002-40963)	(71)出願人 000153878
		株式会社半導体エネルギー研究所
(22)出顧日	平成14年2月19日(2002.2.19)	神奈川県厚木市長谷398番地
		(72)発明者 木村 肇
(31)優先権主張番号	特願2001-44367 (P2001-44367)	神奈川県厚木市長谷398番地 株式会社半
(32)優先日	平成13年2月21日(2001.2.21)	導体エネルギー研究所内
(33)優先権主張国	日本 (JP)	Fターム(参考) 3K007 AB17 BA06 BB07 DB03 GA04
		5C080 AA06 BB05 DD03 DD10 EE19
		FF11 GG07 JJ03 JJ05 JJ06
		KK43
		NA40


(54) 【発明の名称】発光装置及び電子機器

(57)【要約】

【課題】 駆動用TFTのオフ電流によるOLEDの発 光を防ぎ、コントラストの低下を抑え、美しい画像を表 示することが可能な発光装置の提案を課題とする。

「解決手段」 所定の電位に保たれた配線 (以下、放電線と呼ぶ)を設け、オフ電流が0.1 B D に流れずに該放電線に流れるようにした。そして、駅動用下下がオフのときに逆にオンになるようなTFT (以下、放電用下下と呼ぶ)を各国素に設け、該放電用下下のソース領域をドレイン領域を、一方は国家権権に、もう一方は該放電線に接続した。上記構成によって、駅動用下下がオフのとき、放電用下下Tはオンになり、駆動用下下でカオフ電流はOLEDよりも該放電線の方に積極的に流れる。





【特許請求の範囲】

配線が接続されており、

配線が接続されており、

【請求項1】発光素子と、第1の配線と、第2の配線 と、第1のTFTと、第2のTFTとを有する発光装置 であって、

前記第1のTFTを介して、前記発光素子が有する画素

電極と前記第1の配線が接続されており、 前記第2のTFTを介して、前配画素電極と前記第2の

前記第1のTFTと前記第2のTFTは一方がオンのとき他方がオフになっていることを特徴とする発光装置。

【請求項2】発光素子と、第1の配線と、第2の配線 と、第1のTFTと、第2のTFTとを有する発光装置 であって、

前記第1のTFTを介して、前記発光素子が有する画素

電極と前記第1の配線が接続されており、 前記第2のTFTを介して、前記画素電極と前記第2の

前記第1のTFTと前記第2のTFTは一方がpチャネル型TFTであり、もう一方がnチャネル型TFTであ

前記第1のTFTと前記第2のTFTのゲート電極は、 互いに接続されていることを特徴とする発光装置。

【請求項3】発光素子と、電源線と、放電線と、第1の TFTと、第2のTFTとを有する発光装置であって、 前配第1のTFTを介して、前配発光業子が有する國素 電極と前記費組織が接続されており、

前記第2のTFTを介して、前記画素電極と前記放電線 が接続されており。

前起第1のTFTと前記第2のTFTは一方がオンのと き他方がオフになっていることを特徴とする発光接置。 【請求項4】発光素子と、電影線と、放電線と、第1の TFTと、第2のTFTとを有する発光装置であって、 前記第1のTFTを介して、前記発光素子が有する画素 電機と前記電影線が接続されており、

前記第2のTFTを介して、前記画素電極と前記放電線 が接続されており、

前記第1のTFTと前記第2のTFTは一方がpチャネ ル型TFTであり、もう一方がnチャネル型TFTであ り、

前記第1のTFTと前記第2のTFTのゲート電極は、 互いに接続されていることを特徴とする発光装置。

【請求項5】請求項1乃至請求項4のいずれか1項において、前記第1のTFT及び前話第2のTFTのスイッ キングは、デジタルビデオ信号によって制御されている ことを禁盤とする発光装置。

【請求項6】信号線と、走査線と、発光素子と、電源線と、放電線と、第1のTFTと、第2のTFTと、第3のTFTとを有する発光装置であって、

前記走査線の電位によって前記第3のTFTのスイッチングが制御され、

前記第3のTFTがオンのとき、前配信号線に入力されたデジタルビデオ信号が、前記第1及び第2のTFTのゲート重極に入力され、

前記第1のTFTを介して、前記発光素子が有する画素 電極と前記電源線が接続されており、

前記第2のTFTを介して、前記画素電極と前記放電線 が接続されており、

前記第1のTFTと前記第2のTFTは、前記デジタル ビデオ信号によってそのスイッチングが制御されてお 10 り.

前記第1のTFTと前記第2のTFTは、一方がオンのとき他方がオフになっていることを特徴とする発光装置。

【請求項7】信号線と、走査線と、発光素子と、電源線と、放電線と、第1のTFTと、第2のTFTと、第3のTFTとを有する発光装置であって、

前記走査線の電位によって前記第3のTFTのスイッチ ングが制御され、

前記第3のTFTがオンのとき、前記信号線に入力され 20 たデジタルビデオ信号が、前記第1及び第2のTFTの

ゲート電極に入力され、 前記第1のTFTを介して、前記発光素子が有する画素

電極と前配電源線が接続されており、 前記第2のTFTを介して、前記画素電極と前記放電線 が接続されており。

前配第1のTFTと前配第2のTFTは、前配デジタル ビデオ信号によってそのスイッチングが制御されてお り、

前記第1のTFTと前記第2のTFTは一方がpチャネ の ル型TFTであり、もう一方がnチャネル型TFTであ n

前記第1のTFTと前記第2のTFTのゲート電極は、 互いに接続されていることを特徴とする発光装置。

【請求項8】信号線と、第1の走査線と、第2の走査線 と、発光来子と、電源線と、放電線と、第1のTFT と、第2のTFTと、第3のTFTと、第4のTFTと を有する発光装置であって、

前記第1の走査線の電位によって前記第3のTFTのス イッチングが制御され、

40 前記第2の走査線の電位によって前記第4のTFTのスイッチングが制御され、

前記第3のTFTがオンのとき、前記信号線に入力され たデジタルビデオ信号が、前記第1及び第2のTFTの ゲート電極に入力され。

前記第4のTFTがオンのとき、前記電源線の電位が、 前記第1及び第2のTFTのゲート電極に入力され、 前記第1のTFTを介して、前記発光素子が有する國素 電極と前部電影線が結除されており、

前記第2のTFTを介して、前記画素電極と前記放電線 50 が接続されており、 前記第1のTFTと前記第2のTFTは、前記デジタル ビデオ信号によってそのスイッチングが制御されてお

前記第1のTFTと前記第2のTFTは、一方がオンの とき他方がオフになっていることを特徴とする発光装

【請求項9】信号線と、第1の走査線と、第2の走査線 と、発光素子と、電源線と、放電線と、第1のTFT と、第2のTFTと、第3のTFTと、第4のTFTと を有する発光装置であって、

前記算1の走査線の電位によって前記第3のTFTのス イッチングが制御され、

前記第2の走査線の電位によって前記第4のTFTのス イッチングが制御され、

前記第3のTFTがオンのとき、前記信号線に入力され たデジタルビデオ信号が、前記第1及び第2のTFTの ゲート電極に入力され、

前記第4のTFTがオンのとき、前記電源線の電位が、 前記第1及び第2のTFTのゲート重極に入力され、 前記第1のTFTを介して、前記発光素子が有する画素 20

電極と前記電源線が接続されており、

前記第2のTFTを介して、前記画素電極と前記放電線 が接続されており、

前記第1のTFTと前記第2のTFTは、前記デジタル ビデオ信号によってそのスイッチングが制御されてお

前記第1のTFTと前記第2のTFTは一方がpチャネ ル型TFTであり、もう一方がnチャネル型TFTであ

前記第1のTFTと前記第2のTFTのゲート電極は、 互いに接続されていることを特徴とする発光装置。

【請求項10】信号線と、走査線と、発光素子と、電源 線と、第1のTFTと、第2のTFTと、第3のTFT とを有する画素が複数設けられた発光装置であって、 各画素において、

前記走査線の電位によって前記第3のTFTのスイッチ ングが制御され、

前記第3のTFTがオンのとき、前記信号線に入力され たデジタルビデオ信号が、前記第1及び第2のTFTの ゲート電板に入力され、

前記第1のTFTを介して、前記発光素子が有する画素 電極と前記電源線が接続されており、

前記第2のTFTを介して、前記画素電極と、他の画素

前記第1のTFTと前記第2のTFTは、前記デジタル ビデオ信号によってそのスイッチングが制御されてお n.

の前記走査線が接続されており、

前記第1のTFTと前記第2のTFTは、一方がオンの とき他方がオフになっており、

前記第3のTFTと前記第2のTFTの極性が同じであ 50 が接続されており、

ることを特徴とする発光装置。

【請求項11】信号線と、走査線と、発光素子と、電源 線と、第1のTFTと、第2のTFTと、第3のTFT とを有する画素が複数設けられた発光装置であって、 各画素において.

前記走査線の重位によって前記第3のTFTのスイッチ ングが制御され、

前記第3のTFTがオンのとき、前記信号線に入力され たデジタルビデオ信号が、前記第1及び第2のTFTの 10 ゲート電板に入力され、

前記第1のTFTを介して、前記発光素子が有する画素 電極と前記電源線が接続されており、

前記第2のTFTを介して、前記画素電極と、他の画素

ビデオ信号によってそのスイッチングが制御されてお

ル型TFTであり、もう一方がnチャネル型TFTであ

前記第3のTFTと前記第2のTFTの極性が同じであ

前記第1のTFTと前記第2のTFTのゲート電極は、 互いに接続されていることを特徴とする発光装置。 【請求項12】発光素子と、電源線と、放電線と、第1 のTFTと、第2のTFTとを有する発光装置であっ

前記発光素子は画素電板と、対向電板と、前記画素電極 と前記対向電極の間に形成された有機発光層とを有し、

前記対向電極の電位が前記電源線の電位よりも低いと 30 き、前記放電線の電位は前記電源線の電位よりも低く、 前記対向電極の電位が前記電源線の電位よりも高いと き、前記放電線の電位は前記電源線の電位よりも高く、 前記第1のTFTを介して、前記画素電極と前記電源線 が接続されており、

前記第2のTFTを介して、前記画素電極と前記放電線 が接続されており、

前記第1のTFTと前記第2のTFTは一方がオンのと き他方がオフになっていることを特徴とする発光装置。 【請求項13】発光素子と、電源線と、放電線と、第1 40 のTFTと、第2のTFTとを有する発光装置であっ

前記発光素子は画素電極と、対向電極と、前記画素電極 と前記対向電極の間に形成された有機発光層とを有し、 前記対向電極の電位は前記電源線の電位よりも低く、 前記放電線の電位は前記電源線の電位よりも低く、 前記第1のTFTを介して、前記発光素子が有する画素

電極と前記電源線が接続されており、 前記第2のTFTを介して、前記画素電極と前記放電線

の前記走査線が接続されており、 前記第1のTFTと前記第2のTFTは、前記デジタル

前記第1のTFTと前記第2のTFTは一方がpチャネ

р,

前配第1のTFTはpチャネル型TFTであり、前配第 2のTFTはnチャネル型TFTであり、 前記第1のTFTと前記第2のTFTのゲート電極は、

互いに接続されていることを特徴とする発光装置。 【請求項14】発光素子と、電源線と、放電線と、第1

のTFTと、第2のTFTとを有する発光装置であって、

前配発光素子は画素電極と、対向電極と、前配画素電極 と前記対向電極の間に形成された有機発光層とを有し、 前配対向電極の電位は前配電源線の電位よりも高く、 前配対電線の電位は前配電源線の電位よりも高く、 前配対電源線の電位と前記電源線の電位よりも高く、 前配第1のTFTを介して、前配発光素子が有する画素

電極と前記電源線が接続されており、 前記第2のTFTを介して、前記画素電極と前記放電線

が接続されており、 前記第1のTFTはnチャネル型TFTであり、前記第

2のTFTはpチャネル型TFTであり、 前記第1のTFTと前記第2のTFTのゲート電極は、 互いに接続されていることを特徴とする発光装置。

前記発光素子は画素電極と、対向電極と、前記画素電極 と前記対向電極の間に形成された有機発光層とを有し、 前記対向電極と前記放電線は同じ高さの電位に保たれて おり、

前記第1のTFTを介して、前記画素電極と前記電源線 が接続されており、

前記第2のTFTを介して、前記画素電極と前記放電線が接続されており、

前記第1のTFTと前記第2のTFTは一方がオンのと き他方がオフになっていることを特徴とする発光装置。 【請求項16】発光素子と、電源線と、放電線と、第1

のTFTと、第2のTFTとを有する発光装置であって、

前記発光素子は両素電極と、対向電極と、前記両素電極 と前記対向電極の間に形成された有機発光層とを有し、 前記対向電極と前記放電線は同じ高さの電位に保たれて おり、

前記対向電極と前記放電線の電位は、前記電源線の電位 40 よりも低く、

前記第1のTFTを介して、前記発光素子が有する画素 電板と前記電源線が接続されており、

前記第2のTFTを介して、前記画素電極と前記放電線 が接続されており、

前紀第1のTFTはpチャネル型TFTであり、前紀第 2のTFTはnチャネル型TFTであり、

前記第1のTFTと前記第2のTFTのゲート電極は、 互いに接続されていることを特徴とする発光装置。

【請求項17】発光素子と、電源線と、放電線と、第1 50 基底状態に戻る際の発光(蛍光)と三重項励起状態から

のTFTと、第2のTFTとを有する発光装置であっ

前記発光素子は画素電極と、対向電極と、前記画業電極 と前記対向電極の間に形成された有機発光層とを有し、 前記対向電極と前記放電線は同じ高さの電位に保たれて おり、

前記対向電極と前記放電線の電位は、前記電源線の電位 よりも高く.

前記第1のTFTを介して、前記発光素子が有する画素 10 電極と前記電源線が接続されており、

前記第2のTFTを介して、前記画素電極と前記放電線 が接続されており、

前記第1のTFTはnチャネル型TFTであり、前記第 2のTFTはpチャネル型TFTであり、

前記第1のTFTと前記第2のTFTのゲート電極は、 互いに接続されていることを特徴とする発光装置。

【請求項18】請求項11乃至請求項17のいずれか1項において、前記有機発光層は三重項励起子からの構光を発光に利用できる有機発光材料を含んでいることを特

【請求項19】請求項11万至請求項18のいずれか1 項において、前紀第1のTFT及び前配第2のTFTの スイッチングは、デジタルビデオ信号によって制御され ていることを特徴とする発光装置。

【請求項20】請求項1乃至請求項19のいずれか1項 において、前記発光装置を用いることを特徴とする電子

【発明の詳細な説明】

【0001】
30 【発明の属する技術分野】本発明は、基板上に形成された発光素子、例えば有機発光素子 (OLED: Organic Light Emitting Device) を、該基板とカバー材の間に封入したOLEDパネルに関する。また、該OLEDパネルにコントローラを含むIC等を実装した、OLEDパネルに関する。なお本明細書において、OLEDパネル及びOLEDモンニールを発光装置と総称する。

本発明はさらに、該発光装置を用いた電子機器に関す

۵.

【0002】 【従来の技術】OLEDは自ら発光するため視認性が高 く、被品表示装置(LCD)で必要なバックライトが要 らず薄型化に最適であると共に、視野角にも制限が無 い。そのため、近年のLEDを用いた発光装置は、CR TやLCDに代わる表示装置として注目されている。 【0003】OLEDは、電場を加えることで発生する ルミネッセンス(Electroluminescence)が得られる有 機化合物(有機発光材料)を含む層(以下、有機発光層 と記す)と、陽極層と、機械層とそれしている。有機化 合物におけるルミネッセンスには、一重項助起状態から

基底状態に戻る際の発光(リン光)とがあるが、本発明 の発光装置は、上述した発光のうちの、いずれか一方の 発光を用いていても良いし、または両方の発光を用いて いても良い。

【0004】なお、本明細書では、OLEDの陽極と陰 極の間に設けられた全ての層を有機発光層と定義する。 有機発光層には具体的に、発光層、正孔注入層、電子注 入層、正孔輸送層、電子輸送層等が含まれる。基本的に OLEDは、陽極/発光層/陰極が順に積層された構造 を有しており、この構造に加えて、陽極/正孔注入層/ 10 発光層/陰極や、陽極/正孔注入層/発光層/電子輸送 扇/陰極等の順に積層した構造を有していることもあ る。

【0005】以下、一般的な発光装置の画素の構成につ いて、図15を用い説明する。

[0006]一般的な発光装置の画素部には、複数の画 素1000がマトリクス状に設けられている。画素10 00は、少なくとも1つの信号線1001と、少なくと も1つの走査線1002と、少なくとも1つの電源線1 003とを有している。

【0007】また画素1000は、スイッチング用TF T1004と、歐動用TFT1005と、OLED10 06、保持容量1007を有している。

[0008] スイッチング用TFT1004のゲート電 極は、走査線1002に接続されている。スイッチング 用TFT1004のソース領域とドレイン領域は、一方 が信号線1001に、もう一方が駆動用TFT1005 のゲート電極にそれぞれ接続されている。

[0009]保持容量1007は、駆動用TFT100 5のゲート電極と、電源線1003との間に形成されて 30 ず、逆にゲート電圧が関値よりも大きくなったときに、 いる。保持容量1007はスイッチング用TFT100 4が非漢択状態(オフ状態)にある時、駆動用TFT1 0.05のゲート電圧(ゲート電極とソース領域間の電位 差) を保持するために設けられている。

【0010】また、駆動用TFT1005のソース領域 とドレイン領域は、一方は電源線1003に接続され、 もう一方はOLED1006に接続される。

【0011】OLED1006は陽極と陰極と、陽極と **陰極の間に設けられた有機発光層とからなる。陽極が駆** 接続している場合、陽極を画素電極、陰極を対向電極と 呼ぶ。逆に陰極が駆動用TFT1005のソース領域ま たはドレイン領域に接続している場合、陰極を画素電 極、陽極を対向電極と呼ぶ。

[0012] OLED1006の対向電極には、OLE Dパネルの外部に設けられた電源によって電位(対向電 位)が与えられている。また電源線1003にも、OL EDパネルの外部に設けられた電源によって電位(電源 重位) が与えられている。

について説明する。

【0014】走査線1002に入力された選択信号によ って走査線1002が選択され、走査線1002にゲー ト電極が接続されたスイッチング用TFT1004が全 てオンになる。なお本明細書において、走査線が選択さ れるというのは、該走査線にゲート電極が接続された全 てのTFTがオンになることを意味する。

[0015] そして、信号線1001に入力された画像 情報を有するビデオ信号が、オンのスイッチング用TF T1004を介して駆動用TFT1005のゲート電極 に入力される。

【0016】ゲート電極に入力されたビデオ信号の電位 によって、駆動用TFT1005のゲート電圧が決ま る。駅動用TFT1005のチャネル形成領域には、該 ゲート電圧の大きさに見合った値の電流が流れる。そし て、駆動用TFT1005のチャネル形成領域に流れた ** 電流は、OLED1006に流れる。

【0017】OLED1006に電流が流れると、OL ED1006は発光する。そして全ての画素において上 20 記動作が行われることで、画素部に画像が表示される。

[0018]

【発明が解決しようとする課題】ところで駆動用TFT は、ノーマリー・オフであることが理想的である。例え ば、pチャネル型TFTの場合、ゲート電圧(ソース領 域とドレイン領域間の電位差) が関値よりも大きいとき にドレイン電流が流れず、逆にゲート電圧が閾値よりも 小さくなったときに、はじめてドレイン電流が流れ始め るのが理想的である。nチャネル型TFTの場合、ゲー ト電圧が閾値よりも小さいときにドレイン電流が流れ

はじめてドレイン電流が流れ始めるのが理想的である。 なお本明細書において、ゲート電圧が大きくなるという のはゲート電圧が正の方向に変化することを意味し、ゲ ート電圧が小さくなるというのはゲート電圧が負の方向 に変化することを意味する。

[0019] そして、閾値電圧は、pチャネル型TFT では負の値であることが理想的であり、逆にnチャネル 型TFTでは正の値であることが理想的である。

[0020] しかし実際には、TFTの閾値電圧は、作 動用TFT1005のソース領域またはドレイン領域に 40 製工程によって多少シフトする。閾値電圧がシフトする と、オフになるはずの駆動用TFTがオンになることが ある。オフになるはずの駆動用TFTがオンになると、 駆動用TFTのチャネル形成領域にドレイン電流が流 れ、光るべきではないときにOLEDが発光してしま い、コントラストが低下したり、表示画像が乱れる原因 になっていた。

[0021] またTFTの特性によっては、オフの時に 流れる電流 (オフ電流) が大きくなる場合がある。駆動 用TFTのオフ電流が大きいと、オフ電流はそのまま〇 【0013】次に、図15に示した画素1000の動作 50 LEDに流れるため、光るべきではないときにOLED

40

が発光してしまう。

【0022】オフ電流を低減するために、駆動用TFT のチャネル長を長くしたり、ゲート電極の数を増やして マルチゲート構造にしたりする方法が挙げられるが、い ずれの方法においてもオフ電流の低減には限界があっ た。

9

【0023】本発明は上記問題に鑑み、駆動用TFTの オフ電流によるOLEDの発光を防ぎ、コントラストの 低下を抑え、美しい画像を表示することが可能な発光装 置の提案を課題とする。

[0024]

【課題を解決するための手段】本発明者は、駆動用TF Tにオフ電流が存在することを前提とし、該オフ電流が OLEDに流れないように、オフ電流を逃すための分路 を形成することを考えた。

【0025】具体的には、所定の電位に保たれた配線 (以下、放電線と呼ぶ)を設け、オフ電流がOLEDに 流れずに該放電線に流れるようにした。そして、駆動用 TFTがオフのときに逆にオンになるようなTFT(以 下、放電用TFTと呼ぶ)を各画素に設け、該放電用T 20 FTのソース領域とドレイン領域を、一方は画素電極 に、もう一方は該放電線に接続した。

【0026】上記構成によって、駆動用TFTがオンの とき、放電用TFTはオフになり、駆動用TFTのドレ イン電流はOLEDに流れる。逆に、駆動用TFTがオ フのとき、放電用TFTはオンになり、駆動用TFTの ドレイン電流 (この場合オフ電流) はOLEDよりも該 放電線の方に積極的に流れる。

[0027] なお、放電用TFTと駆動用TFTは、一 Tとし、両TFTのゲート電板を電気的に接続すること で、一方がオンのときにもう一方をオフにすることがで きる。

[0028] 上記構成により、駆動用TFTにオフ電流 が流れてもOLEDが発光するのを防ぎ、コントラスト の低下を抑え、表示画像が乱れることを防ぐことができ る。

[0029]

【発明の実施の形態】以下、本発明の発光装置の構造に ついて、詳しく説明する。

[0030] 図1 (A) に、本発明の発光装置のOLE Dバネルの構成を、プロック図で示す。101は画素部 であり、複数の画素102がマトリクス状に形成されて いる。また103は信号線駆動回路、104は走査線駆 動回路である。

【0031】なお図1では信号線駆動回路103と走査 線駆動回路104とが、画素部101と同じ基板上に形 成されているが、本発明はこの構成に限定されない。信 号線駆動回路と103と走査線駆動回路104とが画素 部101と異なる基板上に形成され、FPC等のコネク 50 ゲート電極と電源線Viとの間に形成されている。

ターを介して、画素部101と接続されていても良い。 また、図1では信号線駆動回路103と走査線駆動回路 104は1つづつ設けられているが、本発明はこの構成 に限定されない。信号線駆動回路103と走査線駆動回 路104の数は設計者が任意に設定することができる。 【0032】また図1では、画素部101に信号線S1 ~Sx、電源線V1~Vx、走査線G1~Gy、放電線 C1~Cvが設けられている。なお、信号線と電源線の 数は必ずしも同じであるとは限らない。また、走査線と 10 放電線の数は必ずしも同じであるとは限らない。

【0033】 電源線V1~Vxは所定の電位に保たれて いる。また、放電線C1~Cyも一定の電位に保たれて いる。なお図1ではモノクロの画像を表示する発光装置 の構成を示しているが、本発明はカラーの画像を表示す る発光装置であっても良い。その場合、電源線V1~V xの電位の高さを全て同じに保たなくても良く、対応す る色毎に変えるようにしても良い。

【0034】図1 (B) に各画素の詳しい構成を示す。 本発明の発光装置において、画素102は、少なくとも 1つの信号線と、少なくとも1つの走査線と、少なくと も1つの電源線と、少なくとも1つの放電線とを有して いる。図1 (B) に示した画素では、信号線Si (i= 1~x)、走查線Gj (j=1~y)、電源線Vi、放 電線Ciを有している。

[0035] さらに本発明では、画素102が少なくと も、スイッチング用TFT105、駆動用TFT10 6、放電用TFT107、OLED108を有してい る。なお図1 (B) では、保持容量109を、駆動用T FT106のゲート電極の電位を保持するために設けて 方をpチャネル型TFT、もう一方をnチャネル型TF 30 いるが、必ずしも設ける必要はなく、必要に応じて設け

れば良い。 【0036】なお、スイッチング用TFT105、駆動 用TFT106及び放電用TFT107は、シングルゲ ート構造に限られず、ダブルゲート構造、やトリブルゲ ート構造などのマルチゲート構造を有していても良い。 【0037】図1 (B) では、スイッチング用TFT1 0.5のゲート電極が走査線Giに接続されている。そし てスイッチング用TFT105のソース領域とドレイン 領域は、一方は信号線Siに、もう一方は駆動用TFT 106のゲート電極に接続されている。

【0038】駆動用TFT106のソース領域とドレイ ン領域は、一方は電源線Viに、もう一方はOLED1 0.8の画素重極に接続されている。一方、放電用TFT 107のゲート電極は、駆動用TFT106のゲート電 極に接続されている。そして、放電用TFT107のソ ース領域とドレイン領域は、一方はOLED108の画 素電極に接続されており、もう一方は放電線Cjに接続 されている。

【0039】保持容量109は、駆動用TFT106の

[0046] なお、放電線Ciの電位は、陽極を画素電

【0040】 OLED 108は陽極と陰極を有してお り、本明細書では、陽極を画素電極(第1の電極)とし て用いる場合は陰極を対向電極(第2の電極)と呼び、 陰極を画素電極として用いる場合は陽極を対向電極と呼

【0041】なお、スイッチング用TFT105は、n チャネル型TFTとpチャネル型TFTのどちらでも良 い。また、駆動用TFT106と放電用TFT107 は、一方がnチャネル型TFTでもう一方がpチャネル 型TFTである。なお、OLED108の陽極を画素電 10 極として用いる場合、駆動用TFT106はpチャネル 型TFTであることが望ましく、逆に陰極を画素電極と して用いる場合、駆動用TFT106はnチャネル型T FTであることが望ましい。

【0042】図1 (B) に示した画素では、走査線Gj の電位が走査線駆動回路104によって制御され、信号 線Siには信号線駆動回路103によってビデオ信号が 入力される。スイッチング用TFT105がオンになる と、信号線Siに入力されたビデオ信号は、スイッチン グ用TFT105を介して駆動用TFT106のゲート 20 れる電流を示している。 電極及び放電用TFT107のゲート電極に入力され る。

[0043] 駆動用TFT106と放電用TFT107 の動作は、ゲート電板に入力されたビデオ信号の電位に より制御される。以下、その動作について詳しく説明す る。なお、説明を分かり易くするために、駆動用TFT 106がpチャネル型TFT、放電用TFT107がn チャネル型TFTの場合を例にとって説明する。しか 1. 以下の説明は、歐動用TFT106がnチャネル型 合でも成り立つ。

[0044] 図2 (A) は、駆動用TFT106と、放 爾用TFT107と、OLED108の接続の様子を簡

略的に示した図である。端子110からビデオ信号が入 カされる。そして端子111から対向電極に所定の電位 が与えられる。なお、I、は駆動用TFT106のドレ イン電流、I,は放電用TFT107のドレイン電流、 IelはOLED108に流れるOLED駆動電流を意 味している。また、Vdsは駆動用TFT106のソー ス領域とドレイン領域の間の電圧を意味し、Velは〇 40 LED108の画素電極と対向電極の間の電圧(OLE D駅動電圧)を音味している。

【0045】電源線Viと端子111の電位は、駆動用 TFT106がオンになったとき、OLED108に流 れる電流Ielが順パイアスになるような高さに保たれ ている。また、放電線Cjの電位は、端子111の電位 が電源線Viの電位より低いとき、電源線Viの電位よ りも低くなるよう設定し、逆に端子111の電位が電源 線Viの電位より高いとき、電源線Viの電位よりも高 くなるよう設定する。

極として用いるとき、陰極の電位よりも低くなるように 保っていてもよい。逆に、陰極を画素電極として用いる とき、陽極の重位よりも高くなるように保っていてもよ 【0047】なお、本実施の形態では説明をわかりやす

くするため、端子111の電位が電源線Viの電位より 低く、なおかつ放電線Cjの電位が端子111の電位と 同じ高さに保たれていると仮定する。よって図2 (A) では、 放電用TFT107のソース領域とドレイン領域 間の電圧は、OLED駆動電圧Ve1と同じ大きさに保 たれている。

【0048】まず図2(B)に、ビデオ信号の電位が十 分高く、駆動用TFT106のゲート電圧が閾値よりも 十分大きいときの、駆動用TFT106、放電用TFT 107及びOLED108の電圧電流特性を示す。ま た、図2 (C) は、図2 (B) の点線で囲った部分を拡 大した図である。なお、横軸は電源線Viと端子111 の間の電圧を示している。そして、縦軸は、各素子に流

【0049】ゲート電圧が閾値よりも十分大きいと、p チャネル型TFTである駆動用TFT106は、理想的 た素子の場合オフの状態になる。しかし実際には、ドレ イン電流が多少流れていることが多い。よって図2

(B) 、(C) に示すとおり、駆動用TFT106は、 オンのときと比較してドレイン電流 L. が小さくなるが 0 にはならないと考えられる。

【0050】一方、nチャネル型TFTである放電用T FT107は、ビデオ信号の電位が十分高いと、そのゲ TFT、放電用TFT107がpチャネル型TFTの場 30 一ト電圧が閾値よりも十分大きくなるため、オンの状態 になる。よって、放電用TFT107は、図2 (B)、

(C) に示すとおり、オフのときと比較して、ソース領 域とドレイン領域間の電圧に対するドレイン電流 I,の 値が大きくなる。つまり言い換えると、オフのときと比 較して、ドレイン電流の値に対するソース領域とドレイ ン領域間の電圧の値が小さくなる。

【0051】このとき上述したように、駆動用TFT1 0.6はオフであるので、オンのときと比較してドレイン 電流 I, が小さい。そして、駆動用TFT106のドレ イン電流 (この場合オフ電流) I,は、I,=I2+Ie 1を常に満たしており、I₁がI₁より大きくなることは ない。よって、ドレイン電流 I,は I,以下である。ここ で上述したように放電用TFT107は、オフのときと 比較して、ドレイン電流の値に対するソース領域とドレ イン領域間の電圧の値が小さく、また放電用TFT10 7のソース領域とドレイン領域間の電圧とVelは等し いため、Velが、OLEDにはほとんど電流が流れな くなってしまうほど小さくなる。したがって、図2

(B)、(C) に示すとおり、Iel≒0となり、I, 50 = 1,となる。つまり、放電用TFT107の電圧電流

くなる。

特性のグラフと、駆動用TFT106の電圧電流特性の グラフとの交点が、動作点となる。よって、OLED1 0.8は発光しない。

【0052】なお、図16に、図15に示した一般的な 発光装置の駆動用TFT1005と、OLED1006 の接続の様子を簡略的に示す。ただし、図16では、ビ デオ信号が入力される端子110と対向電極に所定の電 付が与えられる端子111は、本発明との比較をより明 確にするために、図2 (A) と同じ符号を付す。また本 発明との比較をより明確にするために、図15に示した 10 取動用TFT1005及びOLED1006は、図2

(A) の駆動用TFT106及びOLED108に相当 するものとみなす。

[0053] I,は駆動用TFT106のドレイン電 流、Iel'はOLED108に流れるOLED駆動電 流を意味している。また、Vdsは駆動用TFT106 のソース領域とドレイン領域の間の電圧を意味し、Ve 1'はOLED108の画素電極と対向電極の間の電圧 (OI.ED駅動電圧) を意味している。

[0054] 一般的な発光装置では、OLEDの電圧電 20 流特性のグラフと、駆動用TFTの電圧電流特性のグラ フとの交点が、動作点となる。よって、図2 (B)、

(C) に示すとおり、一般的な構成においてOLEDに 流れる電流は、該動作点における電流 Iel'に相当す る。

[0055]次に、図3(A)に、ビデオ信号の電位が 十分低く、駆動用TFT106のゲート電圧が閾値より も十分小さいときの、駆動用TFT106、放電用TF T107及びOLED108の電圧電流特性を示す。ま た、図3 (B) は、図3 (A) の点線で囲った部分を拡 30 大した図である。なお、横軸は電源線Viと端子111 の間の電圧を示している。そして、縦軸は、各素子に流 れる電流を示している。

[0056] ゲート電圧が閾値よりも十分小さいと、p チャネル型TFTである駆動用TFT106は、理想的 な素子の場合オンの状態になる。よって、駆動用TFT 106は、図3(A)、(B)に示すとおり、ソース領 域とドレイン領域間の電圧に対するドレイン電流の値が

[0057] 一方、nチャネル型TFTである放電用T 40 る。 FT107は、ビデオ信号の電位が十分低いと、そのゲ 一ト電圧が関値よりも十分小さくなるため、オフの状態 になる。しかし実際には、オフ電流が多少生じているこ とが多い。よって、放電用TFT107は、図3

(A) (B) に示すとおり、ソース領域とドレイン領 域間の電圧に対するドレイン電流の値が、小さい値であ るが0ではないと考えられる。

[0058] 駆動用TFT106のドレイン電流 I は、I,=I,+Ielを常に満たしている。よって、

1.4 のドレイン電流 1.から、放電用TFT107のドレイ ン電流 (この場合オフ電流) I,を差し引いた値に等し

[0059] 一般的な放電用TFT107を設けない構 成の場合、 $I_1 = 0$ であるので、必然的に $I_1 = I e 1$ となる。しかし、本発明では放電用TFT107を設け ることで、 Ielは I1の分だけ小さくなる。 Ielが 小さくなるとVelも小さくなり、Vel+Vdsは常 に一定なので、よってVdsが一般的な構成に比べて大 きくなる。よって、駆動用TFT106のドレイン電流 I,自体が、一般的な構成における駆動用TFT106 のドレイン電流に比べて大きくなる。したがって、放電 用TFT107を設けた場合のIelは(Iel'-I () < I e 1 < I e 1 'を満たしている。つまり一般的 な構成におけるOLED電流 Iel'から放電用TFT 107のドレイン電流 1,を単純に減算した値よりも大 きくなるので、 Iel'と Ielの差は小さく、輝度へ の影響はさほど大きくはない。

【0060】よって、図2、図3からわかるように、本 発明の発光装置では、駆動用TFT106にオフ電流が 流れても、オフ電流が放電用TFT107を介して放電 線に流れてしまうので、OLED108にほとんど電流 が流れない。よって、OLED108が発光するのを防 ぎ、コントラストの低下を抑え、表示画像が乱れること を防ぐことができる。

【0061】次に、本発明の発光装置における、駆動用 TFT106とOLED駆動電流Ielの関係について 述べる。

[0062] 図4 (A) に、駅動用TFT106のゲー ト電圧が閾値よりもやや小さくなり、駆動用TFT10 6のドレイン電流が大きくなりはじめたときの、駆動用 TFT106、放電用TFT107及びOLED108 の電圧電流特性を示す。なお、横軸は電源線Viと端子 111の間の電圧を示している。そして、縦軸は、各素 子に流れる電流を示している。

[0063] 駆動用TFT106、放電用TFT107 及びOLED108は、常に I, = I, + I e l を常に満 たすように動作している。よって図4 (A) において、 $I_1 = I_1 + I_1 = I_2$ を満たすように、 $I_1 = I_2$ によった。

[0064] 一方、一般的な発光装置の場合、 I₁ = I₂ を満たすので、駆動用TFT106のグラフと、OLE D108のグラフとが交差するところが動作点であり、 該動作点における電流がIe1'に相当する。

【0065】図4 (A) において、本発明の発光装置の Ielと、一般的な発光装置のOLED駆動電流 Ie 1'を比較すると、1e1'の方が大きい。これは、放 電用TFT107のゲート電圧が閾値よりも十分小さく ないため、放電用TFT107のドレイン電流 I,が無 $I \in I = I$, -I, となり、 $I \in I$ は駆動用 $I \in I \cap I \cap I$ できないぐらい大きくなるためである。よって、駆動

16

用TFT106のゲート電圧が閾値よりもやや小さくな った時点では、本発明の発光装置では一般的な発光装置 に比べて、OLEDの輝度が小さくなっていると考えら れる。

【0066】次に、駆動用TFT106のゲート電圧 を、図4 (A) の状態よりももっと小さくしたときの、 駆動用TFT106、放電用TFT107及びOLED 108の電圧電流特性を図4(B)に示す。なお、模軸 は電源線Viと端子111の間の電圧を示している。そ して、縦軸は、各素子に流れる電流を示している。 【0067】 駆動用TFT106、放電用TFT107 及びOLED108は、常にI,=I,+Ielを常に満 たすように動作している。よって図4 (B) において、 $I_1 = I_2 + I_1 = I_2 + I_2 = I_3 + I_3 = I_3 + I_3 = I_3 + I_4 = I_4 = I_4 + I_4 = I_$

【0068】一方、一般的な発光装置の場合、 I₁= I₂ を満たすので、駆動用TFT106のグラフと、OLE D108のグラフとが交差するところが動作点であり、 核動作点における電流が I e 1 ' に相当する。

【0069】図4(B)に示すとおり、本発明の発光装 20 置のIelと、一般的な発光装置のIel'の差は、図 4 (A) のときよりも縮まっているのがわかる。これ は、放電用TFT107のゲート電圧が小さくなるにつ れて、放電用TFT107のドレイン電流 I, が小さく なるためである。端子110に入力されるビデオ信号の 電位がより低くなっていき、放電用TFT107のゲー ト電圧がより小さくなると、「いはより小さくなる。そ して、図3に示したように、Ielは限りなくIel' に近づく。

[0070] 図4(A)、(B) から分かるように、駆 30 動用TFT106のゲート電圧VgsとOLED108 を流れる重流 I e 1 との関係は、図5 に示すようなグラ フになる。なお比較のため、一般的な発光装置の、駆動 用TFT106のゲート電圧VgsとOLED108を 流れる電流 Iel'との関係も示す。

【0071】図5からわかるように、本発明の発光装置 は、放電用TFTを用いない一般的な発光装置に比べ て、グラフの傾きが急峻になる。よって、放電用TFT を用いない場合に比べてデジタルビデオ信号の振幅をよ り小さくすることができる。デジタルビデオ信号を用い 40 107のスイッチングが、1ライン目の画素と同様に、 て階調を表示するデジタル階調方式の駆動においては、 信号の振幅が小さいほど、デジタルビデオ信号の信号線 への入力を制御する信号線駆動回路の、電源電圧を小さ くすることができる。よって、本発明の発光装置では、 デジタル階調方式の駆動の場合、信号線駆動回路の消費 電力を抑えることができる。

【0072】また、図15に示した一般的な画素の場 合、有機発光素子を発光させた後駆動用TFTをオフに すると、有機発光素子の2つの電極間の電圧が自由放電 により低下する。このとき、有機発光素子の2つの電極 50 られたときにOLED108が発光する程度に、電源線

間の電圧が有機発光素子の閾値以下になると、該2つの 電極間の抵抗が指数関数的に大きくなり、放電がかなり スローになってしまう。そのため、駆動用TFTをオフ にした後にも、有機発光素子が薄っすらと光っている状 態が比較的長く続いてしまう。しかし、本発明の発光装 置では、駆動用TFTをオフにすると、放電用TFTが オンになることで、強制的に重荷を抜き取ることがで き、残光が残ってしまうのを防ぐことができる。

【実施例】以下に、本発明の実施例について説明する。 10 【0073】 (実施例1) 本実施例では、図1で示した 本発明の発光装置を、デジタル階調方式で駆動させた場 合について、図6を用いて説明する。

【0074】まず、OLEDの対向電極の電位が、電源 線の電源電位と同じ高さに保たれる。そして走査線G1 が、走査線駆動回路104から入力される選択信号によ って選択される。その結果、走査線G1に接続されてい る全ての画素 (1ライン目の画素) のスイッチング用T FT105がオンの状態になる。

【0075】 そして、信号線 (S1~Sx) に信号線駆 動回路103から、1ビット目のデジタルビデオ信号が 入力される。デジタルビデオ信号はスイッチング用TF T105を介して駆動用TFT106及び放電用TFT 107のゲート電極に入力される。

[0076] 駆動用TFT106及び放電用TFT10 7は、眩デジタルビデオ信号が有する1または0の情報 によって、そのスイッチングが制御される。例えば、駅 動用TFT106がオンになると放電用TFT107は オフになり、逆に駆動用TFT106がオフになると放 電用TFT107はオンになる。

【0077】次にG1の選択が終了し、同様に走査線G 2 が選択信号によって選択される。そして走査線G2に 接続されている全ての画素のスイッチング用TFT10 5がオンの状態になり、信号線 (S1~Sx) から2ラ イン目の画素に、1ビット目のデジタルビデオ信号が入 力される。なお、本明細書において画素にデジタルビデ オ信号が入力されるというのは、該画素の駆動用TFT 106及び放電用TFT107のゲート電極に、デジタ ルビデオ信号が入力されることを意味する。そして、2 ライン目の画素の駆動用TFT106及び放電用TFT デジタルビデオ信号によって制御される。

【0078】そして、全ての走査線(G3~Gx)も、 順に選択信号によって選択される。全ての走査線(G1 ~Gx) が選択され、全てのラインの画素に1ビット目 のデジタルビデオ信号が入力されるまでの期間が書き込 み期間Ta1である。

【0079】書き込み期間Talが終了すると、次に表 示期間Tr1が出現する。表示期間Tr1において、対 向電極の電位は、電腦電位がOLEDの画表電極に与え

の電源電位との間に電位差を有する高さになる。

【0080】書き込み期間において画素に入力されたデ ジタルビデオ信号によって、駆動用TFT106がオン になっている場合、OLED108の画素電極に電源電 位が与えられる。その結果、OLED108は発光す る。またこのとき、放電用TFT107はオフの状態に ある。

【0081】逆に、書き込み期間において画素に入力さ れたデジタルビデオ信号によって、駆動用TFT106 爾瀬爾位が与えらない。その結果、OLED108は発 光しない。またこのとき、放電用TFT107はオンの 状態にある。よって、駆動用TFT106にオフ電流が 流れていても、該オフ電流はほとんど放電線に流れるた め、OLED108は発光しない。

【0 0 8 2】 このように、表示期間Tr 1ではOLED 108が発光、または非発光の状態になり、全ての画素 は表示を行う。画素が表示を行っている期間を表示期間 Trと呼ぶ。特に1ビット目のデジタルビデオ信号によ って表示を行う表示期間を、表示期間Tr1と呼ぶ。図 20 6 では説明を簡便にするために、特に1ライン目の画素 の表示期間についてのみ示す。全てのラインの表示期間 が開始されるタイミングは同じである。

【0083】表示期間Tr1が終了すると、書き込み期 間Ta2となり、OLEDの対向電極の電位は電源線の 電源電位と同じになる。そして書き込み期間Talの場 合と同様に順に全ての走査線が選択され、2ビット目の デジタルビデオ信号が全ての画素に入力される。全ての ラインの画素に2ビット目のデジタルビデオ信号が入力 し終わるまでの期間を、書き込み期間Ta2と呼ぶ。 [0084] 書き込み期間Ta2が終了すると表示期間 Tr2が出現し、対向電極と電源線の間に電位差が生

じ、全ての画素において表示が行われる。 【0085】上述した動作はnビット目のデジタルビデ オ信号が画素に入力されるまで繰り返し行われ、書き込 み期間Taと表示期間Trとが繰り返し出現する。全て の表示期間 (Tr1~Trn) が終了すると1つの画像 を表示することができる。本実施例の駆動方法におい て、1つの画像を表示する期間を1フレーム期間(F) と呼ぶ。1フレーム期間が終了すると次のフレーム期間 40 が開始される。そして再び書き込み期間Ta1が出現 し、上述した動作を繰り返す。

[0086] 通常の発光装置では1秒間に60以上のフ レーム期間を設けることが好ましい。1秒間に表示され る画像の数が60より少なくなると、視覚的に画像のち らつきが目立ち始めることがある。

【0087】本実施例では、全ての書き込み期間の長さ の和が1フレーム期間よりも短く、なおかつ表示期間の 長さ比は、Tr1:Tr2:Tr3:…:Tr (n-1) : Trn=2°: 2': 2': ···: 2'*-1)

となるようにすることが必要である。この表示期間の組 み合わせで2"階調のうち所望の階調表示を行うことが

【0088】1フレーム期間中にOLEDが発光した表 示期間の長さの総和を求めることによって、当該フレー ム期間におけるその画素の表示した階調がきまる。例え ば、n=8のとき、全部の表示期間で画素が発光した場 合の輝度を100%とすると、Tr1とTr2において 画素が発光した場合には1%の輝度が表現でき、Tr3 がオフになっている場合、OLED108の画素電極に 10 とTr5とTr8を選択した場合には60%の輝度が表 現できる。

> 【0089】また表示期間Tr1~Trnは、どのよう な順序で出現させても良い。例えば1フレーム期間中に おいて、Tr1の次にTr3、Tr5、Tr2、…とい う順序で表示期間を出現させることも可能である。

【0090】なお本実施例では、対向電極の電位の高さ

を書き込み期間と表示期間とで変化させていたが、本発 明はこれに限定されない。電源線と対向電極の間に電位 差が常に生じているようにしても良い。その場合、書き 込み期間においてもOLEDを発光させることが可能に なる。よって、当該フレーム期間において画素が表示す る階調は、1フレーム期間中にOLEDが発光した書き 込み期間と表示期間の長さの総和によって決まる。なお この場合、各ピットのデジタルビデオ信号に対応する書 き込み期間と表示期間の長さの和の比が、 (Tal+T r1): (Ta2+Tr2): (Ta3+Tr3): \cdots : (Ta (n-1) +Tr (n-1)); (Tan+ Trn) = 2 *: 21: 21: ···: 2(1-1) とな

【0091】(実施例2)本発明の発光装置の画素は、 30 図1 (B) に示した構成に限定されない。本実施例で は、本発明の発光装置の画素の構成について、図1

ることが必要である。

(B) とは異なる例について説明する。図7 (A)、 (B)、図17(A)、(B)に、本実施例の画素の構 成を示す。

【0092】図7 (A) に示す画素は、第1信号線Sa i、第2信号線Sbi、第1走査線Gaj、第2走査線 Gbi、電源線Vi、放電線Cjを少なくとも1つづつ 有している。

【0093】また図7 (A) に示した画素は、第1スイ ッチング用TFT705a、第2スイッチング用TFT 705b、駆動用TFT706、放電用TFT707、 OLED708、保持容量709を少なくとも有してい

【0094】次に、図7(A)の画素が有する各素子及 び配線の接続についてより具体的に説明する。

【0095】第1スイッチング用TFT705aのゲー ト電極は第1走査線Gajに接続されている。また、第 1スイッチング用TFT705 aのソース領域とドレイ 50 ン領域は、一方は第1信号線Saiに、もう一方は駆動 甲TFT706のゲート電極に接続されている。

【0096】第2スイッチング用TFT705bのゲー ト電極は第2走査線Gbjに接続されている。また、第 2スイッチング用TFT705 bのソース領域とドレイ ン領域は、一方は第2信号線Sbiに、もう一方は駆動 用TFT706のゲート電極に接続されている。

[0097] 放電用TFT707のゲート電極は、駆動 用TFT706のゲート電極と接続されている。また放 爾田TFT707のソース領域とドレイン領域は、一方 は放電線Ciに、もう一方はOLED708の画素電極 10 る。 に接続されている。

【0098】 駆動用TFT706のソース領域とドレイ ン領域は、一方は電源線Viに、もう一方はOLED7 08の画素電極に接続されている。電源線ViとOLE D708の対向電極の間には、常に電位差が生じてい る。

[0099]保持容量709は電源線Viと、駆動用T FT706のゲート電板の間に形成されている。

【0100】選択信号によって第1走査線Gajが選択 されると、第1スイッチング用TFT705aがオンに 20 で、電荷保存の法則より、駆動用TFT716及び放電 なる。そして、第1信号線に入力されるデジタルビデオ 信号が、駆動用TFT706及び放電用TFT707の ゲート電極に入力され、画素が表示を行う。

[0101] そして次に、選択信号によって第2走査線 Gbjが選択されると、第2スイッチング用TFT70 5 bがオンになる。そして、第2信号線に入力されるデ ジタルビデオ信号が、駆動用TFT706及び放電用T FT707のゲート電極に入力され、画素が表示を行 ٦.

【0102】全ビットのデジタルビデオ信号によって、 各画素が表示を行うと、1つの画像が表示される。

[0 1 0 3] 図7 (A) に示した画素では、表示期間を 書き込み期間よりも短くすることが可能であるので、階 顕数が高くなってデジタルビデオ信号のビット数が増加 しても、フレーム周波数を落とさずに画像を表示するこ とが可能である。

【0104】図7 (B) に示す画素は、信号線Si、走 査線Gj、電源線Vi、放電線Cj、容量線Pjを少な くとも1つづつ有している。

ング用TFT715、駆動用TFT716、放電用TF T717、OLED718、保持容量719を少なくと も有している。

【0106】次に、図7(B)の画素が有する各素子及 び配線の接続についてより具体的に説明する。

【0107】スイッチング用TFT715のゲート電極 は走査線Gjに接続されている。また、スイッチング用 TFT715のソース領域とドレイン領域は、一方は信 号線Siに、もう一方は駆動用TFT716のゲート電 極に接続されている。

【0108】放電用TFT717のゲート電極は、駆動 用TFT716のゲート電極と接続されている。 また放 電用TFT717のソース領域とドレイン領域は、一方 は放電線Cjに、もう一方はOLED718の画素電極 に接続されている。

20

【0109】 駆動用TFT716のソース領域とドレイ ン領域は、一方は電源線Viに、もう一方はOLED7 18の画素電極に接続されている。電源線ViとOLE D718の対向電極の間には、常に電位差が生じてい

[0110] 保持容量719は容量線Pjと、駆動用T FT716のゲート電極の間に形成されている。容量線 Piは、電源線Viと同じ高さに保たれている。

【0111】選択信号によって走査線Gjが選択される と、スイッチング用TFT715がオンになる。そし て、第1信号線に入力されるデジタルビデオ信号が、駆 動用TFT716及び放電用TFT717のゲート電極 に入力され、画素が表示を行う。

[0112] 次に、容量線Piの電位を制御すること

用TFT717のゲート電圧を調整し、駆動用TFT7 16がオフ、放電用TFT717がオンになるようにす る。駆動用TFTが716がオフになると、画素が表示 を行わなくなり、強制的に表示期間が終了する。

[0113] 全ビットのデジタルビデオ信号によって、 各画素が表示を行うと、1つの画像が表示される。

[0114] 図7 (B) に示した画素では、表示期間を 書き込み期間よりも短くすることが可能であるので、階 護数が高くなってデジタルビデオ信号のビット数が増加 30 しても、フレーム周波数を落とさずに画像を表示するこ

とが可能である。 [0115] 図17 (A) に示す画素722は、信号線

Si、走査線Gj、電源線Viを少なくとも1つプつ有 している。

【0116】また図17 (A) に示した画素は、スイッ チング用TFT725、駆動用TFT726、放電用T FT727、OLED728、保持容量729を少なく とも有している。

【0117】なお図17 (A) において、スイッチング 【0105】また図7 (B) に示した画素は、スイッチ 40 用TFT725と放電用TFT727は同じ極性を有し ているのが望ましい。

> 【0118】次に、図17 (A) の画素が有する各素子 及び配線の接続についてより具体的に説明する。

> 【0119】スイッチング用TFT725のゲート電極 は走査線Giに接続されている。また、スイッチング用 TFT725のソース領域とドレイン領域は、一方は信 号線Siに、もう一方は駆動用TFT726のゲート電 極に接続されている。

[0 1 2 0] 放棄用TFT727のゲート電極は、駆動 50 用TFT726のゲート電極と接続されている。また放

21 **電用TFT727のソース領域とドレイン領域は、一方** は走査線Gi-1に、もう一方はOLED728の画素 電極に接続されている。

【0 1 2 1】 走査線Gi-1は、走査線Gjが選択され る前に選択される走査線である。なお各画素の放電用T FTのソース領域またはドレイン領域に接続される走査 線は、画素部が有する走査線のうちのいずれか1つであ れば良い。

【0122】駆動用TFT726のソース領域とドレイ ン領域は、一方は電源線Viに、もう一方はOLED7 10 28の画素電極に接続されている。電源線ViとOLE D728の対向電極の間には、常に電位差が生じてい る。

【0123】保持容量729は電源線Viと、駆動用T FT726のゲート電極の間に形成されている。

【0124】選択信号によって走査線Gjが選択される と、スイッチング用TFT725がオンになる。そし て、信号線に入力されるデジタルビデオ信号が、駆動用 TFT726及び放電用TFT727のゲート電極に入 カされ、画素が表示を行う。

【0125】全ピットのデジタルビデオ信号によって、 各画素が表示を行うと、1つの画像が表示される。

【0126】なお、図17 (A) に示した画素は、図 1、図7(A)、(B) に示した画素と異なり、走査線 を放電線として用いるため、別途放電線を設ける必要が なく、画奏部の配線数を抑えることができる。このよう に分路を形成する際、必ずしもオフ電流を流すためだけ の配線を形成する必要はなく、走査線、信号線、電源 線、その他配線を放電線として用いることは可能であ る。

[0127] 図17 (B) に示す画素は、信号線Si、 第1走查線Gai、第2走查線Gbi、電源線Vi、放 電線Ciを少なくとも1つづつ有している。

[0128] また図17 (B) に示した画素は、スイッ チング用TFT735、消去用TFT740、駆動用T FT736、放電用TFT737、OLED738、保 持容量739を少なくとも有している。

【0129】次に、図17 (B) の画素が有する各素子 及び配線の接続についてより具体的に説明する。

は第1走査線Gajに接続されている。また、スイッチ ング用TFT735のソース領域とドレイン領域は、一 方は信号線Siに、もう一方は駆動用TFT736のゲ ート電極に接続されている。

[0131] 消去用TFT740のゲート電極は第2走 査線Gbjに接続されている。また、消去用TFT74 0のソース領域とドレイン領域は、一方は電源線Vi に、もう一方は駆動用TFT736のゲート電極に接続 されている。

用TFT736のゲート電極と接続されている。また放 電用TFT737のソース領域とドレイン領域は、一方 は放電線Ciに、もう一方はOLED738の画素電極 に接続されている。

【0133】駆動用TFT736のソース領域とドレイ ン領域は、一方は重源線Viに、もう一方はOLED7 3.8の画表電板に接続されている。電源線ViとOLE D738の対向電極の間には、常に電位差が生じてい

【0134】保持容量739は電源線Viと、駆動用T FT736のゲート電極の間に形成されている。

【0135】第1選択信号によって第1走査線Gajが 選択されると、スイッチング用TFT735がオンにな る。そして、信号線に入力されるデジタルビデオ信号 が、取動用TFT736及び放電用TFT737のゲー ト重極に入力され、画素が表示を行う。

【0136】次に、第2選択信号によって第2走査線G bjが選択されると、消去用TFT740がオンにな る。そして、電源線Viの電位が、駆動用TFT736

20 のゲート電極及びソース領域に与えられ、駆動用TFT 736がオフになる。駆動用TFTが736がオフにな ると、画素が表示を行わなくなり、強制的に表示期間が 終了する。

【0137】全ピットのデジタルビデオ信号によって、 各画素が表示を行うと、1つの画像が表示される。

【0138】図17 (B) に示した画素では、表示期間 を書き込み期間よりも短くすることが可能であるので、 防調教が高くなってデジタルビデオ信号のビット数が増 加しても、フレーム周波数を落とさずに画像を表示する 30 ことが可能である。なお、第1走査線または第2走査線 を、図17 (A) の場合と同様に放電線として用いても 良く、この場合各画素の配線数を減らすことができる。

【0139】本発明の発光装置の画素は図1に示したも のに限定されず、また、図7(A)、(B)、図17 (A)、(B) に示したものに限定されない。電源線を 設けずに、他の画素のゲート信号線を電源線の代わりに 用いても良い。本発明の発光装置は、駆動用TFTのオ フ電流がOLEDに流れずに、分路に積極的に流れるよ うな構成であれば良い。より具体的には、駆動用TFT 【0130】スイッチング用TFT735のゲート電極 40 がオンのときにオフになり、駆動用TFTがオフのとき にオンになるようなTFTを介して、放電線とOLED

の画素電極を接続していれば良い。

【0140】 (実施例3) 本発明の発光装置の作成方法 の一例について、図8~図12を用いて説明する。ここ では、画素部のスイッチング用TFTおよび駆動用TF Tと、画素部の周辺に設けられる駆動部のTFTを同時 に作製する方法について、工程に従って詳細に説明す る。なお、放電用TFTは、スイッチング用TFTおよ が歐動用TFTの作製方法を参照して作製することがで 【0 1 3 2】放電用TFT737のゲート電極は、駆動 50 きるので、ここでは説明を簡単にするため図示しない。

(13)

[0141]まず、本実施例ではコーニング社の#7059ガラスや#1737ガラスなどに代表されるパリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板900を用いる。なお、基板900としては、透光性を有する基板であれば限定されず、石炭基板を用いても良い。また、本実施例の処理温度に耐えらる耐熱性を有するプラスチック基板を用いてもよい。

【0142】次いで、図8(A)に示すように、基板9 00上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜 10 などの絶縁膜から成る下地膜901を形成する。本実施 例では下地膜901として2層構造を用いるが、前記絶 緑隙の単層隙または2層以上積層させた構造を用いても 良い。下地膜901の一層目としては、プラズマCVD 法を用い、SiH,、NH,、及びN,Oを反応ガスとし て成膜される酸化窒化珪素膜901aを10~200n m (好ましくは50~100nm) 形成する。本実施例 では、膜厚50mmの酸化窒化珪素膜901a(組成比 S i = 32%, O = 27%, N = 24%, H = 17%) を形成した。次いで、下地膜901の二層目としては、 プラズマCVD法を用い、SiH,、及びN,Oを反応ガ スとして成膜される酸化窒化珪素膜901bを50~2 00nm (好ましくは100~150nm) の厚さに積 層形成する。本実施例では、膜厚100mmの酸化窒化 珪素膜901b(組成比Si=32%、○=59%、N = 7%、H=2%)を形成した。

[0143] 次いで、下地膜901上に半導体層902 ~905を形成する。半導体層902~905は、非晶 質構造を有する半導体膜を公知の手段(スパッタ法、L PCVD法、またはプラズマCVD法等) により成膜し 30 た後、公知の結晶化処理(レーザー結晶化法、熱結晶化 法、またはニッケルなどの触媒を用いた熱結晶化法等) を行って得られた結晶質半導体膜を所望の形状にパター ニングして形成する。この半導体層902~905の厚 さは25~80nm (好ましくは30~60nm) の厚 さで形成する。結晶質半導体膜の材料に限定はないが、 好ましくは珪素 (シリコン) またはシリコンゲルマニウ ム (Si, Ge, , (X=0.0001~0.02)) 合 金などで形成すると良い。本実施例では、プラズマCV D法を用い、55nmの非晶質珪素膜を成膜した後、二 40 ッケルを含む溶液を非晶質珪素膜上に保持させた。この 非晶質珪素膜に脱水素化(500℃、1時間)を行った 後、熟結晶化 (550℃、4時間) を行い、さらに結晶 化を改善するためのレーザーアニ―ル処理を行って結晶 質珪素膜を形成した。そして、この結晶質珪素膜をフォ トリソグラフィ法を用いたバターニング処理によって、 半導体層902~905を形成した。

【0144】また、半導体層902~905を形成した 後、TFTのしさい値を制御するために、半導体層90 00nmの厚さで形成する。 W膜はWをターゲットとし 2~905に微量な不純物元素(ポロンまたはリン)を50 てスパッタ柱で形成しても良いし、67つ化タングステ

ドーピングしてもよい。

【0145】また、レーザー結晶化法で結晶質半導体膜を作製する場合には、バルス発展型または連続発光型のエキシマレーザーやYAGレーザー、YVO、レーザーを用いることができる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宜選択するものであるが、エキシマレーザーを用いる場合はバルス発振周波数

- 300日zとし、レーザーエネルギー密度を100~4 00mJ/cm'(代表的には200~300mJ/cm')とする。また、YAGレーザーを用いる場合にはその第2高調波を用いバルス発展周波数30~300kHzとし、レーザーエネルギー密度を300~600mJ/cm'(代表的には350~500mJ/cm')とすると良い。そして編100~1000μm、例えば400μmで締状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率(オーバーラップ率)を50~90%として行えばよい。
- 10 【0146】次いで、半導体層902~905を覆うゲート絶縁膜906を形成する。ゲート絶縁膜906はブラズマCVD法またはスパッタ法を用い、厚さを40~150nmとして珪素を含む絶縁膜で形成する。本実施例では、ブラズマCVD法により110nmの厚さでを化途化珪素膜(組成比Si=32%、〇=59%、N=7%、H=2%)で形成した。勿論、ゲート絶縁度は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または損傷構造として用いても良い。
 - 【0147】また、酸化珪楽膜を用いる場合には、ブラズマCVD法でTEOS(fetraethyl Orthosilicate)との、とを混合し、反応圧力40Pa、基板温度300~400℃とし、高周波(13.56MHz)電力密度0.5~0.8W/cm*で放電させて形成することができる。このようにして作製される酸化珪楽膜は、その後400~500℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
- 【0148】そして、ゲート絶縁験906上にゲート電極を形成するための耐熱性導電層907を200~400 nm (好ましくは250~350nm)の厚さで形成0 する。耐熱性導電層907は単層で形成しても良いし、必要に応じて二層もひは三層といった機数の層から成る機構造としても良い。熱性等準度には7a、TiWから選ばれた元素、または前紀元素を成分とする合金か、前配元素を組み合わせた合金膜が含まれる。これらの耐熱性準電層はスパッタ法やCVD法で形成されるものであり、低低近化を図るために含有する不純物度度を低減させることが好ましく、特に酸素素度に関しては30pmの厚さで形成する。、本実施例では既としては30pmの厚さで形成する。、本実施例ではWをとりですると良い。本実施例ではWをとりですると、のpmの厚さで形成する。W膜はWをターゲットと

ン (WF.) を用いて熱CVD法で形成することもでき る、いずれにしてもゲート電板として使用するためには 低抵抗化を図る必要があり、W膜の抵抗率は20μΩc m以下にすることが望ましい。W膜は結晶粒を大きくす ることで低抵抗率化を図ることができるが、W中に酸素 などの不純物元素が多い場合には結晶化が阻害され高抵 抗化する。このことより、スパッタ法による場合、純度 99.999%のWターゲットを用い、さらに成膜時 に気相中からの不純物の混入がないように十分配慮して 実現することができる。

【0149】一方、耐熱性導電層907にTa膜を用い る場合には、同様にスパッタ法で形成することが可能で ある。Ta膜はスパッタガスにArを用いる。また、ス パッタ時のガス中に適量のXeやKrを加えておくと、 形成する膜の内部応力を緩和して膜の剥離を防止するこ とができる。 α 相のTa膜の抵抗率は $20\mu\Omega$ cm程度 でありゲート電極に使用することができるが、β相のT a膜の抵抗率は180μΩcm程度でありゲート電極と するには不向きであった。TaN瓞はα相に近い結晶構 20 造を持つので、Τα膜の下地にΤαΝ膜を形成すればα 相のTa隙が容易に得られる。また、図示しないが、耐 熱性導電層907の下に2~20nm程度の厚さでリン (P) をドープしたシリコン膜を形成しておくことは有

効である。これにより、その上に形成される導電膜の密 着性向上と酸化防止を図ると同時に、耐熱性導電層90 7が微量に含有するアルカリ金属元素が第1の形状のゲ ート絶縁膜906に拡散するのを防ぐことができる。い ずれにしても、耐熱性導電層907は抵抗率を10~5 $0 \mu \Omega c m$ の範囲ですることが好ましい。

【0150】次に、フォトリソグラフィーの技術を使用 してレジストによるマスク908を形成する。そして、 第1のエッチング処理を行う。本実施例ではICPエッ チング装置を用い、エッチング用ガスにC1:とCF:を 用い、1 P a の圧力で3. 2 W/c m²のRF (13.5 6 MHz) 電力を投入してプラズマを形成して行う。基 板側 (試料ステージ) にも224mW/cm²のRF

(13.56MHz) 電力を投入し、これにより実質的 に負の自己パイアス電圧が印加される。この条件でW膜 のエッチング速度は約100nm/minである。第1 40 のエッチング処理はこのエッチング速度を基にW膜がち ょうどエッチングされる時間を推定し、それよりもエッ チング時間を20%増加させた時間をエッチング時間と した。

【0151】第1のエッチング処理により第1のテーパ 一形状を有する導電層909~912が形成される。導 電層909~912のテーパー部の角度は15~30° となるように形成される。残渣を残すことなくエッチン グするためには、10~20%程度の割合でエッチング 時間を増加させるオーバーエッチングを施すものとす

る。W膜に対する酸化窒化シリコン膜(ゲート絶縁膜9 0.6) の選択比は2~4 (代表的には3) であるので、 オーバーエッチング処理により、酸化窒化シリコン膜が 露出した面は20~50nm程度エッチングされる。 (図8 (B))

【0152】そして、第1のドーピング処理を行い一導 電型の不純物元素を半導体層に添加する。ここでは、n 型を付与する不純物元素添加の工程を行う。第1の形状 の護電層を形成したマスク908をそのまま残し、第1 W膜を形成することにより、抵抗率 $9\sim20\mu\Omega$ cmを 10 のテーパー形状を有する導電層 $909\sim912$ をマスク として自己整合的にn型を付与する不純物元素をイオン ドープ法で添加する。n型を付与する不純物元素をゲー ト電極の端部におけるテーパー部とゲート絶縁膜906 とを通して、その下に位置する半導体層に達するように 添加するためにドーズ量を1×10'3~5×10'4at oms/cm¹とし、加速電圧を80~160keVと して行う。n型を付与する不純物元素として15族に属 する元素、典型的にはリン (P) または砒素 (As) を 用いるが、ここではリン (P) を用いた。このようなイ オンドープ法により第1の不純物領域914~917に は1×10²⁰~1×10²¹ atomic/cm²の濃度範囲 で n 型を付与する不純物元素が添加される。 (図8

(C))

【0153】この工程において、ドーピングの条件によ っては、不純物が第1の形状の導電層909~912の 下に回りこみ、第1の不純物領域914~917が第1 の形状の導電層909~912と重なることも起こりう る。

【0154】次に、図8(D)に示すように第2のエッ 30 チング処理を行う。エッチング処理も同様にICPエッ チング装置により行い、エッチングガスにCF, とC1, の混合ガスを用い、RF電力3. 2W/cm²(13.5 6 MHz)、パイアス電力45 mW/cm²(13.56 M Hz)、圧力1.0Paでエッチングを行う。この条件 で形成される第2の形状を有する導電層918~921 が形成される。その端部にはテーパー部が形成され、該 端部から内側にむかって徐々に厚さが増加するテーパー 形状となる。第1のエッチング処理と比較して基板側に 印加するパイアス電力を低くした分等方性エッチングの 割合が多くなり、テーバー部の角度は30~60°とな る。マスク908はエッチングされて端部が削れ、マス ク922となる。また、図8 (D) の工程において、ゲ ート絶縁膜906の表面が40nm程度エッチングされ る。

【0155】そして、第1のドーピング処理よりもドー ズ量を下げ高加速電圧の条件でn型を付与する不純物元 素をドーピングする。例えば、加速電圧を70~120 keVとし、1×10¹³/cm³のドーズ量で行い、不 鉱物濃度が大きくなった第1の不純物領域924~92 50 7と、前記第1の不純物領域924~927に接する第

2の不純物領域928~931とを形成する。この工程 において、ドーピングの条件によっては、不純物が第2 の形状の護電屬918~921の下に回りこみ、第2の 不純物領域928~931が第2の形状の導電層918 ~921と重なることも起こりうる。第2の不純物領域 における不純物濃度は、1×10¹⁴~1×10¹⁸ a t o ms/cm³となるようにする。(図9(A))

【0156】そして、(図9(B))に示すように、p チャネル型TFTを形成する半導体層902、905に -導電型とは逆の導電型の不純物領域933(933) a、933b) 及び934 (934a、934b) を形 成する。この場合も第2の形状の導電層918、921 をマスクとしてp型を付与する不純物元素を添加し、自 己整合的に不純物領域を形成する。このとき、nチャネ ル型TFTを形成する半導体層903、904は、レジ ストのマスク932を形成し全面を被覆しておく。ここ で形成される不純物領域933、934はジボラン(B , H,) を用いたイオンドープ法で形成する。不純物領域 933、934のp型を付与する不純物元素の濃度は、 2×10''~2×10'' a t oms/cm'となるよう

【0157】しかしながら、この不純物領域933、9 34は詳細にはn型を付与する不純物元素を含有する2 つの領域に分けて見ることができる。第3の不純物領域 933a, 934akt1×1020~1×1021 atom s/cm¹の濃度でn型を付与する不純物元素を含み、 第4の不純物領域933b、934bは1×10¹⁷~1 × 10¹⁰ a t om s / c m³ の濃度で n 型を付与する不 純物元素を含んでいる。しかし、これらの不純物領域9 33b、934bのp型を付与する不純物元素の濃度を 30 1×10" a t oms / cm'以上となるようにし、第 3の不純物領域933a、934aにおいては、p型を 付与する不純物元素の濃度をn型を付与する不純物元素 の濃度の1.5から3倍となるようにすることにより、 第3の不純物領域でpチャネル型TFTのソース領域お よびドレイン領域として機能するために何ら問題は生じ ない。

【0158】その後、図9 (C) に示すように、第2の 形状を有する導電層918~921およびゲート絶縁膜 906上に第1の層間絶縁膜937を形成する。第1の 40 層間絶縁膜937は酸化シリコン膜、酸化窒化シリコン 膜、窒化シリコン膜、またはこれらを組み合わせた積層 職で形成すれば良い。いずれにしても第1の層間絶縁膜 937は無機絶縁物材料から形成する。第1の層間絶縁 職937の職庫は100~200mとする。第1の雇問 絶縁膜937として酸化シリコン膜を用いる場合には、 プラズマCVD法でTEOSとO、とを混合し、反応圧 カ40Pa、基板温度300~400℃とし、高周波 (13.56MHz) 電力密度 0.5~0.8W/cm2で放電 させて形成することができる。また、第1の層間絶縁膜 50 電率が低いので、寄生容量を低減できる。しかし、吸湿

937として酸化窒化シリコン膜を用いる場合には、プ ラズマCVD法でSiH,、N,O、NH,から作製され る酸化窒化シリコン膜、またはSiH,、N,Oから作製 される酸化窒化シリコン膜で形成すれば良い。この場合 の作製条件は反応圧力20~200Pa、基板温度30 0~400℃とし、高周波 (60MHz) 電力密度0.1 1. OW/cm² で形成することができる。また、第1の 層間絶縁膜937としてSiH,、N,O、H,から作製 される酸化窒化水素化シリコン膜を適用しても良い。窒 10 化シリコン膜も同様にプラズマCVD法でSiH.、N H, から作製することが可能である。

【0159】そして、それぞれの濃度で添加されたn型 またはp型を付与する不純物元素を活性化する工程を行 う。この工程はファーネスアニール炉を用いる熱アニー ル法で行う。その他に、レーザーアニール法、またはラ ピッドサーマルアニール法(RTA法)を適用すること ができる。熱アニール法では酸素濃度が1ppm以下、 好ましくは0.1ppm以下の窒素雰囲気中で400~ 700℃、代表的には500~600℃で行うものであ 20 り、本実施例では550℃で4時間の熱処理を行った。 また、基板501に耐熱温度が低いプラスチック基板を 用いる場合にはレーザーアニール法を適用することが好 ましい。

【0160】活性化の工程に続いて、雰囲気ガスを変化 させ、3~100%の水素を含む雰囲気中で、300~ 450℃で1~12時間の熱処理を行い、半導体層を水 素化する工程を行う。この工程は熱的に励起された水素 により半進体層にある101°~1011/cm3のダングリン グボンドを終端するT程である。水素化の他の手段とし て、プラズマ水素化(プラズマにより励起された水素を 用いる)を行っても良い。いずれにしても、半導体層9 02~905中の欠陥密度を101°/cm3以下とすること が望ましく、そのために水素を0.01~0.1atomic %程度付与すれば良い。

【0161】そして、有機絶縁物材料からなる第2の層 間絶縁贈939を1、0~2、0μmの平均膜厚で形成 する。有機樹脂材料としては、ポリイミド、アクリル、 ポリアミド、ポリイミドアミド、BCB (ベンゾシクロ プテン) 等を使用することができる。例えば、基板に塗 布後、熱重合するタイプのポリイミドを用いる場合に は、クリーンオープンで300℃で焼成して形成する。 また、アクリルを用いる場合には、2液性のものを用 い、主材と硬化剤を混合した後、スピナーを用いて基板 全面に塗布した後、ホットプレートで80℃で60秒の 予備加熱を行い、さらにクリーンオープンで250℃で 60分焼成して形成することができる。

【0 1 6 2】 このように、第2の層間絶縁膜939を有 機絶縁物材料で形成することにより、表面を良好に平坦 化させることができる。また、有機樹脂材料は一般に誘

性があり保護膜としては適さないので、本実施例のよう に、第1の層間絶縁膜937として形成した酸化シリコ ン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み 合わせて用いると良い。

- 【0163】次に、図10 (A) に示すように、第2の 層間絶縁膜939を形成した後、第2の層間絶縁膜93 9に接するように、パッシベーション膜939を形成す
- 【0164】パッシベーション膜939は、第2の層間 絶縁膜939に含まれる水分が、画素電極947や、第 10 3の層間絶縁膜982を介して、有機発光層950に入 るのを防ぐのに効果的である。第2の層間絶縁膜939 が有機樹脂材料を有している場合、有機樹脂材料は水分 を多く含むため、パッシベーション膜939を設けるこ とは特に有効である。
- 【0165】本実施例では、パッシベーション膜939 として、窒化珪素膜を用いた。
- 【0166】その後、所定のパターンのレジストマスク を形成し、それぞれの半導体層に形成されソース領域ま たはドレイン領域とする不純物領域に達するコンタクト ホールを形成する。コンタクトホールはドライエッチン ゲ法で形成する。この場合、まずエッチングガスにCF ,、O,の混合ガスを用いてパッシベーション膜981を エッチングし、次にエッチングガスにCFa、Oz、He の混合ガスを用い有機樹脂材料から成る第2の層間絶縁 膜939をエッチングし、その後、続いてエッチングガ スをCF. O.として第1の層間絶縁膜937をエッチ ングする。さらに、半導体層との選択比を高めるため に、エッチングガスをCHF,に切り替えて第3の形状 タクトホールを形成することができる。
- 【0167】そして、導電性の金属膜をスパッタ法や真 空蒸着法で形成し、マスクでパターニングし、その後エ ッチングすることで、ソース配線940~943とドレ イン配線944~946を形成する。なお本明細書で は、ソース配線とドレイン配線を併せて接続配線と呼 ぶ。図示していないが、本実施例ではこの配線を、そし て、膜厚50nmのT1膜と、膜厚500nmの合金膜 (A 1 とTiとの合金膜)との積層膜で形成した。
- [0168] 次いで、その上に透明導電膜を80~12 40 0 nmの厚さで形成し、パターニングすることによって画 素電極947を形成する(図10(A))。なお、本実 施例では、透明電極として酸化インジウム・スズ(IT ○) 隙や酸化インジウムに2~20[%]の酸化亜鉛(Z n() を混合した透明導電膜を用いる。
- [0169] また、画素電極947は、ドレイン配線9 46と接して重ねて形成することによって駆動用TFT のドレイン領域と電気的な接続が形成される。
- 【0170】図11に、画素電極947形成後の画素の 上面図を示す。図11のA-A'における断面が、図1 50 yer)でなる2層構造を有機発光層とするが、正孔注入

- 0 (A) の画素部の図に相当する。また図11におい
- て、780は放電用TFT、781は保持容量である。 図11のB-B'における断面を、図12に示す。
- [0171]保持容量781は、容量配線793と、活 性層974と、容量配線793と活性層974の間に形 成されたゲート絶縁膜906とを有している。活性層9 74が有する不練物領域982は、電源線943と接続 さわている
- 【0172】 放電用TFT780は、ソース領域または ドレイン領域975、979と、LDD領域976、9 78と、チャネル形成領域977とを有する活性層を有 している。さらに放電用TFT780は、ゲート電極9 74と、該活性層とゲート電極974の間に形成された ゲート絶縁膜906とを有している。
 - 【0173】ソース領域またはドレイン領域975は接 統配線972を介して画素電極947に接続されてい る。また、ソース領域またはドレイン領域979は、接 統配線971を介して放電線970に接続されている。
- 【0174】次に、図10 (B) に示すように、画素電 極947に対応する位置に開口部を有する第3の層間絶 繰牒982を形成する。本実施例では、開口部を形成す る際、ウエットエッチング法を用いることでテーパー形 状の側壁とした。この場合、第3の層間絶縁膜982上 に形成される有機発光層は分断されないため、開口部の 側壁が十分になだらかでないと段差に起因する有機発光 層の劣化が顕著な問題となってしまうため、注意が必要
- 【0175】なお、本実施例においては、第3の層間絶 縁膜982として酸化珪素でなる膜を用いているが、場 のゲート絶縁膜570をエッチングすることによりコン 30 合によっては、ポリイミド、ポリアミド、アクリル、B CB (ベンゾシクロプテン) といった有機樹脂雕を用い ることもできる。
 - [0176] そして、第3の層間絶縁膜982上に有機 発光層950を形成する前に、第3の層間絶縁膜982 の表面にアルゴンを用いたプラズマ処理を施し、第3の 層間絶縁膜982の表面を緻密化しておくのが好まし い。上記構成によって、第3の層間絶縁膜982から有 機発光層950に水分が入るのを防ぐことができる。
 - 【0177】次に、有機発光層950を蒸着法により形 成し、更に蒸着法により陰極(MgAg電極) 951お よび保護電極952を形成する。このとき有機発光層9 50及び陰極951を形成するに先立って画素電極94 7に対して熱処理を施し、水分を完全に除去しておくこ とが望ましい。なお、本実施例ではOLEDの陰極とし てMgAg電極を用いるが、公知の他の材料であっても 良い。
 - [0178] なお、有機発光層950としては、公知の 材料を用いることができる。本実施例では正孔輸送層
 - (Hole transporting layer) 及び発光層 (Emitting la

32

層、電子注入層若しくは電子輸送層のいずれかを設ける 場合もある。このように組み合わせは既に様々な例が報 告されており、そのいずれの構成を用いても構わない。 【0179】本実施例では正孔輸送層としてポリフェニ レンピニレンを蒸着法により形成する。また、発光層と しては、ポリピニルカルパゾールに1、3、4-オキサ ジアゾール誘導体のPBDを30~40%分子分散させ たものを蒸着法により形成し、緑色の発光中心としてク マリン6を約1%添加している。

【0180】また、保護電極952でも有機発光層95 10 ている。 0を水分や酸素から保護することは可能であるが、さら に好ましくは保護膜953を設けると良い。本実施例で は保護膜953として300nm厚の窒化珪素膜を設け る。この保護膜も保護電極952の後に大気解放しない で連続的に形成しても構わない。

[0181] また、保護電極952は陰極951の劣化 を防ぐために設けられ、アルミニウムを主成分とする金 属膜が代表的である。勿論、他の材料でも良い。また、 有機発光層950、陰極951は非常に水分に弱いの

で、保護電極952までを大気解放しないで連続的に形 20 成し、外気から有機発光層を保護することが望ましい。

【0182】なお、有機発光層950の膜厚は10~4 00[nm] (典型的には60~150[nm])、陰極951 の厚さは80~200[nm] (典型的には100~150 [nm]) とすれば良い。

【0183】 こうして図10 (B) に示すような構造の 発光装置が完成する。なお、画素電極947、有機発光 層950、陰極951の重なっている部分954がOL EDに相当する。

【0184】 pチャネル型TFT960及びnチャネル 30 型TFT961は駆動回路が有するTFTであり、CM OSを形成している。スイッチング用TFT962及び 駅動用TFT963は画素部が有するTFTであり、駅 動回路のTFTと画素部のTFTとは同一基板上に形成 することができる。

【0185】本発明の発光装置の作製方法は、本実施例 において説明した作製方法に限定されない。本発明の発 光装置は公知の方法を用いて作成することが可能であ

[0186] なお本実施例は、実施例1または2と自由 40 に組み合わせて実施することが可能である。

【0187】 (実施例4) 本実施例では、本発明の発光 装置の外観図について、図13を用いて説明する。

[0188] 図13 (A) は、TFTが形成された基板 (素子基板) をシーリング材によって封止することによ って形成された発光装置の上面図であり、図13 (B) は、図13 (A) のA-A' における断面図、図13 (C) は図13 (A) のB-B' における断面図であ

2と、信号線駆動回路4003と、第1及び第2の走査 線駆動回路4004a、bとを囲むようにして、シール 材4009が設けられている。また画素部4002と、 信号線駆動回路4003と、第1及び第2の走査線駆動 回路4004a、bとの上にシーリング材4008が設 けられている。よって画素部4002と、信号線駆動回 路4003と、第1及び第2の走査線駆動回路4004 a、 bとは、基板4001とシール材4009とシーリ ング材4008とによって、充填材4210で密封され

[0190]また基板4001上に設けられた画素部4 002と、信号線駆動回路4003と、第1及び第2の 走査線駆動回路4004a、bとは、複数のTFTを有 している。図13(B)では代表的に、下地膜4010 上に形成された、信号線駆動回路4003に含まれる駆 動TFT(但し、ここではnチャネル型TFTとpチャ ネル型TFTを図示する) 4201及び画素部4002 に含まれる駆動用TFT (OLEDへの電流を制御する TFT) 4202を図示した。

【0191】本実施例では、駆動TFT4201には公 知の方法で作製されたpチャネル型TFTまたはnチャ ネル型TFTが用いられ、駆動用TFT4202には公 知の方法で作製されたpチャネル型TFTが用いられ る。また、画素部4002には駆動用TFT4202の ゲートに接続された保持容量 (図示せず) が設けられ

【0192】駆動TFT4201及び駆動用TFT42 02上には層間絶縁膜(平坦化膜)4301が形成さ れ、その上に駆動用TFT4202のドレインと電気的

に接続する画素電極(陽極) 4203が形成される。画 素電極4203としては仕事関数の大きい透明導電膜が 用いられる。透明導電膜としては、酸化インジウムと酸 化スズとの化合物、酸化インジウムと酸化亜鉛との化合 物、酸化亜鉛、酸化スズまたは酸化インジウムを用いる ことができる。また、前記透明濃重膜にガリウムを添加 したものを用いても良い。

【0193】そして、画素電極4203の上には絶縁膜 4302が形成され、絶縁膜4302は画素電極420 3の上に開口部が形成されている。この開口部におい

て、画素電極4203の上には有機発光層4204が形 成される。有機発光層4204は公知の有機発光材料ま たは無機発光材料を用いることができる。また、有機発 光材料には低分子系(モノマー系)材料と高分子系(ポ リマー系)材料があるがどちらを用いても良い。

【0194】有機発光層4204の形成方法は公知の蒸 着技術もしくは塗布法技術を用いれば良い。また、有機 発光層の構造は正孔注入層、正孔輸送層、発光層、電子 輸送層または電子注入層を自由に組み合わせて積層構造 または単層構造とすれば良い。

[0189] 基板4001上に設けられた画素部400 50 [0195] 有機発光層4204の上には遮光性を有す

る導電膜(代表的にはアルミニウム、銅もしくは銀を主 成分とする漢電職またはそれらと他の導電膜との積層 膜)からなる陰極4205が形成される。また、陰極4 205と有機発光層4204の界面に存在する水分や酸 素は極力排除しておくことが望ましい。従って、有機発 光層4204を窒素または希ガス雰囲気で形成し、酸素 や水分に触れさせないまま陰極4205を形成するとい った工夫が必要である。本実施例ではマルチチャンバー 方式 (クラスターツール方式) の成膜装置を用いること で上述のような成職を可能とする。そして陰極4205 10 は所定の電圧が与えられている。

[0196]以上のようにして、画素電極(陽極) 42 03. 有機発光層4204及び陰極4205からなるO LED4303が形成される。そしてOLED4303 を覆うように、絶縁膜4302上に保護膜4303が形 成されている。保護膜4303は、OLED4303に 酸素や水分等が入り込むのを防ぐのに効果的である。

[0197] 4005 a は電源線に接続された引き回し 配線であり、駆動用TFT4202のソース領域に電気 的に接続されている。引き回し配線4005aはシール 20 わせて実施することが可能である。 材4009と基板4001との間を通り、異方導電性フ ィルム4300を介してFPC4006が有するFPC 用配線4301に電気的に接続される。

【0198】シーリング材4008としては、ガラス 材、金属材(代表的にはステンレス材)、セラミックス 材、プラスチック材(プラスチックフィルムも含む)を 用いることができる。プラスチック材としては、FRP (Fiberglass-Reinforced Pl astics) 板、PVF (ポリピニルフルオライド) フィルム、マイラーフィルム、ポリエステルフィルムま 30 たはアクリル樹脂フィルムを用いることができる。ま た、アルミニウムホイルをPVFフィルムやマイラーフ ィルムで挟んだ構造のシートを用いることもできる。 【0199】但し、OLEDからの光の放射方向がカバ 一材側に向かう場合にはカバー材は透明でなければなら ない。その場合には、ガラス板、プラスチック板、ポリ エステルフィルムまたはアクリルフィルムのような透明 物質を用いる。

【0200】また、充填材4103としては窒素やアル ゴンなどの不活性な気体の他に、紫外線硬化樹脂または 40 熱硬化樹脂を用いることができ、PVC(ポリビニルク ロライド)、アクリル、ポリイミド、エボキシ樹脂、シ リコーン樹脂、PVB (ポリビニルプチラル) またはE VA (エチレンビニルアセテート) を用いることができ る。本実施例では充填材として窒素を用いた。

【0201】また充填材4103を吸湿性物質(好まし くは酸化パリウム) もしくは酸素を吸着しうる物質にさ らしておくために、シーリング材4008の基板400 1側の面に凹部4007を設けて吸湿性物質または酸素 を吸着しうる物質4207を配置する。そして、吸湿性 50

物質または酸素を吸着しうる物質4207が飛び散らな いように、四部カバー材4208によって吸湿性物質ま たは酸素を吸着しうる物質4207は凹部4007に保 持されている。なお凹部カバー材4208は目の細かい メッシュ状になっており、空気や水分は通し、吸湿性物 質または酸素を吸着しうる物質4207は通さない構成 になっている。吸湿性物質または酸素を吸着しうる物質 4207を設けることで、OLED4303の劣化を抑 制できる。

【0202】図13 (C) に示すように、画素電板42 03が形成されると同時に、引き回し配線4005a上 に接するように導電性膜4203aが形成される。

[0203] また、異方導電性フィルム4300は導電 性フィラー4300aを有している。基板4001とF PC4006とを熱圧着することで、基板4001上の 導電性膜4203aとFPC4006上のFPC用配線 4301とが、導電性フィラー4300aによって電気 的に接続される。

[0204] 本実施例は、実施例1~3と自由に組み合

【0205】(実施例5)本発明において、三重項励起 子からの燐光を発光に利用できる有機発光材料を用いる ことで、外部発光量子効率を飛躍的に向上させることが できる。これにより、OLEDの低消費電力化、長寿命 化、および軽量化が可能になる。

[0206] ここで、三重項励起子を利用し、外部発光 量子効率を向上させた報告を示す。(T. Tsutsui、C. Adac hi. S. Saito. Photochemical Processes in Organized Molecular Systems, ed. K. Honda, (Elsevier Sci. Pub., Tokyo, 1991) p. 437.)

【0207】上記の論文により報告された有機発光材料 (クマリン色素) の分子式を以下に示す。

[0208]

[化1]

[0 2 0 9] (M. A. Baldo, D. F. O'Brien, Y. You, A. Shou stikov, S. Sibley, M. E. Thompson, S. R. Forrest, Nature 395 (1998) p.151.)

【0210】上記の論文により報告された有機発光材料 (Pt 錯体) の分子式を以下に示す。

[0211]

[4:2]

[O 2 1 2] (M. A. Baldo, S. Lamansky, P. E. Burrrows, M. E. Thompson, S. R. Forrest, Appl. Phys. Lett., 75 (199 9) n. 4.) (T. Tsutsui, M. - J. Yang, M. Yahiro, K. Nakamu ra, T. Watanabe, T. tsuji, Y. Fukuda, T. Wakimoto, S. Ma vaguchi, Jpn. Appl. Phys., 38 (12B) (1999) L1502.)

【0213】 上記の論文により報告された有機発光材料 (Ir 錯体) の分子式を以下に示す。

[0214] [化3]

【0215】以上のように三重項励起子からの燐光発光 を利用できれば原理的には一重項励起子からの蛍光発光 を用いる場合より3~4倍の高い外部発光量子効率の実 現が可能となる。

[0216] なお、本実施例の構成は、実施例1~実施 例4のいずれの構成とも自由に組み合わせて実施するこ 30 示部B2404は主として文字情報を表示するが、本発 とが可能である。

[0217] (実施例6) 発光装置は自発光型であるた め、液晶ディスプレイに比べ、明るい場所での視認性に 優れ、視野角が広い。従って、様々な電子機器の表示部 に用いることができる。

【0218】本発明の発光装置を用いた電子機器とし て、ビデオカメラ、デジタルカメラ、ゴーグル型ディス プレイ (ヘッドマウントディスプレイ)、ナビゲーショ ンシステム、音響再生装置(カーオーディオ、オーディ ム機器、携帯情報端末(モバイルコンピュータ、携帯電 話、携帯型ゲーム機または電子書籍等)、記録媒体を備 えた画像再生装置(具体的にはデジタルビデオディスク (DVD) 等の記録媒体を再生し、その画像を表示しう るディスプレイを備えた装置) などが挙げられる。特 に、斜め方向から画面を見る機会が多い携帯情報端末 は、視野角の広さが重要視されるため、発光装置を用い ることが望ましい。それら電子機器の具体例を図14に 示す。

[0219] 図14 (A) はOLED表示装置であり、

筐体2001、支持台2002、表示部2003、スピ ーカー部2004、ビデオ入力端子2005等を含む。 本発明の発光装置は表示部2003に用いることができ る。発光装置は自発光型であるためバックライトが必要 なく、液晶ディスプレイよりも薄い表示部とすることが できる。なお、OLED表示装置は、パソコン用、TV 放送受信用、広告表示用などの全ての情報表示用表示装 置が含まれる。

【0220】図14 (B) はデジタルスチルカメラであ 10 り、本体2101、表示部2102、受像部2103、 操作キー2104、外部接続ポート2105、シャッタ -2106等を含む。本発明の発光装置は表示部210 2に用いることができる。

【0221】図14 (C) はノート型パーソナルコンピ コータであり、本体2201、筐体2202、表示部2 203、キーボード2204、外部接続ポート220 5、ポインティングマウス2206等を含む。本発明の 発光装置は表示部2203に用いることができる。

【0222】図14 (D) はモバイルコンピュータであ 20 り、本体2301、表示部2302、スイッチ230 3、操作キー2304、赤外線ポート2305等を含 む。本発明の発光装置は表示部2302に用いることが できる。

画像再生装置(具体的にはDVD再生装置)であり、本 体2401、筐体2402、表示部A2403、表示部 B2404、記録媒体 (DVD等) 読み込み部240 5. 操作キー2406、スピーカー部2407等を含 む。表示部A2403は主として画像情報を表示し、表 明の発光装置はこれら表示部A、B2403、2404 に用いることができる。なお、記録媒体を備えた画像再

[0223] 図14 (E) は記録媒体を備えた携帯型の

【0224】図14 (F) はゴーグル型ディスプレイ (ヘッドマウントディスプレイ) であり、本体250 1、表示部2502、アーム部2503を含む。本発明 の発光装置は表示部2502に用いることができる。

生装置には家庭用ゲーム機器なども含まれる。

【0225】図14 (G) はビデオカメラであり、本体 2601、表示部2602、筐体2603、外部接続ポ オコンポ等)、ノート型パーソナルコンピュータ、ゲー 40 ート2604、リモコン受信部2605、受像部260 6、パッテリー2607、音声入力部2608、操作キ -2609等を含む、本発明の発光装置は表示部260 2に用いることができる。

> 【0226】ここで図14(H)は携帯電話であり、本 体2701、筐体2702、表示部2703、音声入力 部2704、音声出力部2705、操作キー2706、 外部接続ポート2707、アンテナ2708等を含む。 本発明の発光装置は表示部2703に用いることができ る。なお、表示部2703は黒色の背景に白色の文字を 50 表示することで携帯電話の消費電力を抑えることができ

利れることを防ぐことができる。

【0.2.2.7】なお、将来的に有機発光材料の発光輝度が

高くなれば、出力した画像情報を含む光をレンズ等で拡 大投影してフロント型若しくはリア型のプロジェクター に用いることも可能となる。

【0228】また、上記電子機器はインターネットやC ATV (ケーブルテレビ) などの電子通信回線を通じて 配信された情報を表示することが多くなり、特に動画情 報を表示する機会が増してきている。有機発光材料の応 答谏度は非常に高いため、発光装置は動画表示に好まし 10 44.

【0229】また、発光装置は発光している部分が電力 を消費するため、発光部分が極力少なくなるように情報 を表示することが望ましい。従って、携帯情報端末、特 に携帯電話や音響再生装置のような文字情報を主とする 表示部に発光装置を用いる場合には、非発光部分を背景 として文字情報を発光部分で形成するように駆動するこ とが望ましい。

【0230】以上の様に、本発明の適用範囲は極めて広 く、あらゆる分野の電子機器に用いることが可能であ る。また、本実施例の電子機器は実施例1~5に示した

[0231]

る。

[発明の効果] 上記構成によって、本発明の発光装置で は、駆動用TFTにオフ電流が流れても、オフ電流が放 電用TFTを介して放電線に流れてしまうので、OLE Dにほとんど電流が流れない。よって、OLEDが発光 するのを防ぎ、コントラストの低下を抑え、表示画像が

いずれの構成の発光装置を用いても良い。

【0232】また本発明の発光装置では、一般的な発光 装置に比べて、駆動用TFTをオフにしたときに残光が 残ってしまうのを防ぐことができる。

【図面の簡単な説明】

本発明の発光装置のプロック図及び画素の回 [図1] 路図。

[図2] 本発明の発光装置の画素の構成を簡単に示す 図及び、素子の電圧電流特性を示す図。

本発明の発光装置の素子の電圧電流特性を示 [図3]

す図。 [図4] 本発明の発光装置の素子の電圧電流特性を示

す図。 [図5] 本発明の発光装置の駆動用TFTの電圧電流

特性を示す図。 [図6] 本発明の発光装置の駆動方法を示す図。

[図7] 本発明の発光装置の画素の回路図。

[878] 発光装置の作製方法を示す図。

[図9] 発光装置の作製方法を示す図。

発光装置の作製方法を示す図。 20 [図10]

[図11] 発光装置の画素の上面図。

[12] 1 2] 発光装置の作製方法を示す図。

[2313] 発光装置の外観図及び断面図。


[図14] 本発明の発光装置を用いた電子機器の図。


[図15] 一般的な発光装置の画素の回路図。

[図16] 一般的な発光装置の画素の構成を簡単に示 す図。

【図17】 本発明の発光装置の画素の回路図。


[図11] [図5] 一般的な発光装置の デジタル・デオ信号の編8






Address depends 100 to 100 to


[図16]




[図3]


(A)







[図4]









[図8]




[図10]




[図12]



[図13]





[図14]

